Target ng TSMC ang Paggamit ng High-NA EUV sa Produksyon sa 2030, Umaasa sa Kahustuhan ng Teknolohiya at Mas Mababang Gastos

Simula sa 2030, kasunod ang paglipat sa mas malalaking mask

Plano ng TSMC na simulang gamitin ang teknolohiyang High-NA EUV lithography ng ASML sa maramihang produksyon ng mga advanced na chip sa 2030. Pinili nitong maghintay hanggang mas handa na ang teknolohiya para sa pagmamanupaktura at mas angkop na ang mga gastos, kahit nagkakaroon na ng karanasan ang Intel sa kagamitang ito. Ayon kay Chairman at CEO C.C. Wei, hindi maglalagay sa dehadong kompetitibo ang mas huling pagsisimula ng Taiwanese na tagagawa ng chip.

May dalawang yugto ang iskedyul. Sa simula, gagamit ang TSMC ng kasalukuyang 6-pulgadang photomask, na nagdadala ng mga pattern ng circuit na inililipat sa mga silicon wafer. Target ng pinagsamang inisyatiba ng industriya at ASML na magtayo ng pilot line para sa mas malalaking 12-pulgadang mask pagsapit ng 2031, at pagkatapos ay ihanda ang mga lithography system para masuportahan ang produksyon ng mga advanced na chip pagsapit ng 2033.

Inilahad ng ASML at TSMC ang mga target na ito sa kanilang magkasanib na anunsiyo sa teknolohiya noong Setyembre 8, 2026. Sinabi ng mga kumpanya na binuo nila ang inisyatiba isang araw bago nito, bago ang kumperensiya ng SPIE BACUS sa Monterey, California. Kabilang sa mga layunin nila ang pataasin ang produktibidad ng mga pabrika, pababain ang gastos sa paggawa ng chip at bawasan ang mga limitasyon sa pag-iimprenta ng malalaking pattern ng circuit.

Muling pinagtibay ni Wei ang plano para sa 2030 sa talakayan ng TSMC sa mga mamumuhunan para sa ikatlong quarter. Ipinapakita ng kaniyang paninindigan na nakabatay ang pagbili at paggamit ng isang makapangyarihang bagong kagamitan sa praktikal na pangangailangan ng maaasahang paggawa ng chip sa presyong kayang tanggapin ng mga customer.

Bakit naghihintay ang TSMC hanggang maging handa ang pagmamanupaktura

Ayon kay Wei, tatlong bagay ang kailangan bago maisama ang bagong kagamitan sa maramihang produksyon: kakayahang teknikal, makatwirang gastos at kahustuhan ng teknolohiya. Pinakamabigat ang kahustuhan, ibig sabihin, dapat maging handa ang kagamitan at ang mga prosesong sumusuporta rito para sa maaasahang paggamit sa malalaking bolyum ng produksyon.

Inaasahan ng TSMC na mas madaling matutugunan ng High-NA EUV ang mga kondisyong ito pagsapit ng 2030. Pinagbubuti ng kumpanya ang kahusayan sa produksyon at mahigpit na nakikipagtulungan sa ASML habang patuloy na nagpapaunlad ng mga advanced na proseso gamit ang kasalukuyan nitong teknolohiya sa lithography.

Inilarawan ang mga High-NA exposure machine na nagkakahalaga ng humigit-kumulang US$400 milyon bawat isa. Sa ganitong presyo, hindi lang kung gaano kaliit na pattern ang kayang i-print ng kagamitan ang dapat isaalang-alang sa negosyo. Dapat ding timbangin ng TSMC kung ilang wafer ang kaya nitong iproseso, kung gaano ito palagiang napapatakbo at kung ilang magagamit na chip ang nalilikha sa produksyon.

Mas mahalaga sa customer ang magagamit na chip kaysa sa matagumpay na pagkumpleto ng isang exposure step. Maaari pa ring maging matipid ang mas mahal na makina kung matatanggal nito ang iba pang hakbang sa pagmamanupaktura o mapapataas ang output. Nakabatay ang iskedyul ni Wei sa inaasahang magiging angkop sa pangangailangan ng produksyon ng TSMC ang pinagsamang teknikal at pinansiyal na kondisyon pagsapit ng 2030.

Mga pagbabagong dala ng High-NA sa loob ng pabrika ng chip

Gumagamit ang lithography ng liwanag para ilipat ang mga pattern ng circuit sa pinahiran na silicon wafer. Paulit-ulit itong ginagawa ng mga tagagawa ng chip, kasama ng iba pang hakbang sa pagmamanupaktura, upang mabuo ang maraming layer na nagpapagana sa isang processor. Ang ibig sabihin ng EUV ay extreme ultraviolet, ang uri ng liwanag na ginagamit para gumawa ng napakapinong mga pattern.

Pinabubuti ng High-NA ang sistemang optikal. Inilalarawan ng numerical aperture, o NA, ang kakayahan nitong mangalap ng liwanag at magpakita ng pinong detalye. Nasa 0.33 ang NA ng kasalukuyang EUV system; itinataas ito ng High-NA sa 0.55.

Bumubuti mula humigit-kumulang 13 nanometro hanggang 8 nanometro ang nakasaad na minimum resolution sa iisang exposure. Katumbas ito ng humigit-kumulang 38% na pagbawas sa pinakamaliit na sukat na kayang resolbahin, batay sa dalawang bilang na ito. Para sa ilang pattern, maaaring mapalitan ng mas pinong resolution ang dalawa o higit pang exposure ng isa lang, kaya mababawasan ang mga hakbang sa pagmamanupaktura, oras ng produksyon at posibilidad ng depekto.

Nagdudulot din ng limitasyon ang pagbabagong optikal: sa kasalukuyang mga mask, nalalantad ng High-NA ang lawak na halos kalahati ng karaniwang EUV exposure field. Kaya maaaring mangailangan ng magkakahiwalay na exposure na pinagdurugtong sa prosesong tinatawag na stitching ang isang malaking pattern ng chip. Dahil dito, mahalagang bahagi ng paglipat ang laki ng mask, lalo na para sa malalaking processor na ginagamit sa artificial intelligence.

Bakit mahalaga ang mas malalaking photomask

Plano ng TSMC at ASML na lumipat mula sa kasalukuyang format ng mask, na humigit-kumulang 6 por 6 na pulgada, tungo sa mas malaking format na tinatawag na 12-pulgadang mask, na humigit-kumulang 6 por 12 pulgada. Tumutukoy ang mga sukat na ito sa mga patterned mask na ginagamit ng kagamitang pang-lithography. Hiwalay na mga disc ang silicon wafer kung saan ginagawa ang mga chip.

Inaasahan ng mga kumpanya na magpapataas ng produktibidad ng scanner, magpapababa ng gastos sa paggawa ng chip at mag-aalis ng mga limitasyon sa stitching ang mas malalaking mask. Ang scanner ay makinang pang-lithography na nagpoprojekta ng pattern ng mask sa wafer. Nakaaapekto ang produktibidad nito sa dami ng gawaing pagmamanupaktura na kayang tapusin ng pabrika gamit ang mamahaling kagamitan.

Ipinaliwanag ni ASML president at CEO Christophe Fouquet ang nakaplanong pagkakasunod-sunod sa magkasanib na anunsiyo:

Inaasahan naming unti-unting lalawak ang paggamit ng High-NA EUV kasabay ng pag-unlad ng device scaling. Gagamitin muna ang kasalukuyang 6-pulgadang mask, at pagkatapos ay susuportahan pa ito ng 12-pulgadang mask, na magpapataas sa produktibidad ng scanner at tutulong sa industriya na matugunan ang pangangailangan para sa mas maliliit, mas mabilis at mas matipid sa enerhiyang mga chip.

Hindi lang ang scanner ang kailangang paghandaan para sa paglipat. Dapat suportahan ng produksyon ng mask, mga writing tool, kagamitang panghawak at software sa disenyo ang mas malaking format. Gagamitin muna sa paunang plano ng TSMC para sa produksyon sa 2030 ang naitatag nang laki ng mask. Susunod ang mas malaking format kapag handa na ang mga sistemang sumusuporta rito.

Mga target hanggang 2033

Magkahiwalay sa iskedyul ng TSMC ang unang paggamit ng High-NA sa maramihang produksyon at ang pagpapakilala sa bandang huli ng mas malalaking mask. Naglatag ang magkasanib na anunsiyo ng tatlong target sa pagmamanupaktura, habang may ilang henerasyon ng chip na nakatakdang dumaan muna bago makamit ang mga ito ayon sa roadmap ng proseso ng kumpanya.

• 2025: Pumasok sa maramihang produksyon ang proseso ng N2 ng TSMC sa ikaapat na quarter.
• 2027: Inaasahang sisimulan ang trial production ng A14.
• 2028: Nakatakdang simulan ang maramihang produksyon ng A14.
• 2029: Inaasahang makararating sa maramihang produksyon ang A13 at A12 gamit ang kasalukuyang teknolohiyang EUV.
• 2030: Nilalayon ng TSMC na simulan ang maramihang produksyon gamit ang High-NA EUV para sa mga advanced node at kasalukuyang 6-pulgadang mask.
• 2031: Target ng inisyatiba ng ASML at TSMC ang pilot line para sa 12-pulgadang photomask.
• 2033: Target ng inisyatiba na maging handa ang mga lithography system para sa produksyon ng mga advanced na chip gamit ang mas malalaking mask.

Mga target ang mga petsang 2031 at 2033 sa anunsiyo noong Setyembre. Nagbibigay-daan ang pilot line sa mga kumpanya na bumuo at magpino ng paraan sa pagmamanupaktura bago palawakin ang produksyon. Para maging ganap na handa ang sistema, kailangang magtulungan ang kagamitan at mga prosesong sumusuporta rito.

Hindi pa ibinubunyag ng TSMC kung aling unang process node ang gagamit ng High-NA sa 2030, ilang makina ang planong ipatupad nito o gaano kalaki ang inaasahang matitipid. Pinag-iisipan ng ilan na posibleng kandidato ang A10 at A11, habang lumitaw na sa organisasyon ng pananaliksik ng TSMC ang pagpapaunlad sa A10. Hindi pinangalanan ng pormal na anunsiyo ng kumpanya kung aling node ang unang gagamit nito.

Mas maagang kumikilos ang Intel at Samsung

Binubuo ng Intel ang una nitong komersiyal na High-NA EUV system sa Oregon noong 2024 at pagkaraan ay sinimulan nitong gamitin ang teknolohiya sa mga piling layer ng produksyon. Inilarawan ng Intel at ASML ang mga aplikasyon nito sa Intel 18A at ilang processor na Panther Lake na ibinebenta sa pangalang Core Ultra Series 3.

Pagsapit ng Setyembre 2026, sinabi ng Intel at ASML na naproseso na ang mahigit 1 milyong wafer gamit ang kagamitang High-NA. Saklaw ng kabuuang ito ang pagpapatunay sa kagamitan, pagsubok, pananaliksik at ilang produksyon ng mga partikular na layer ng produkto. Ayon sa Intel, nakamit ng mga piling 18A layer na ginawa gamit ang High-NA ang performance na kapantay o mas mataas kaysa sa nakukuha gamit ang kasalukuyang 0.33 NA EUV.

Inanunsiyo rin ng Samsung ang planong ipakilala ang High-NA EUV sa maramihang produksyon ng DRAM pagsapit ng 2028. Ang DRAM ay memoryang pansamantalang nagtatago ng impormasyon habang gumagana ang computer o iba pang device. Inaasahan ng Samsung na pasisimplehin ng mas pinong lithography ang ilang bahagi ng paggawa ng memorya at pagagandahin ang kahusayan nito.

Iba-iba samakatuwid ang iskedyul at aplikasyon ng produksyon na tinatahak ng mga kumpanya. Nagkakaroon ang Intel ng karanasan sa operasyon ng mga piling layer ng logic chip, nakatuon ang Samsung sa memorya, at ipinagpapatuloy ng TSMC ang kasalukuyan nitong estratehiya sa kagamitan bago simulan ang produksyon gamit ang High-NA sa 2030. Kinikilala ang tatlo bilang mga kalahok sa paglipat sa mas malalaking mask.

Lumalago ang demand para sa A14 bago dumating ang High-NA

Hiwalay na iskedyul ang sinusundan ng mas malapit na mga plano ng TSMC sa proseso. Sinabi ni Wei na mas marami na itong kinakausap na customer tungkol sa A14 kaysa noong N2 at inaasahan niyang magiging mas malaking node ang A14. Henerasyon ng teknolohiya sa pagmamanupaktura ang isang node na may sarili nitong mga tuntunin sa disenyo, katangian ng performance at proseso ng produksyon.

Dalawang taon bago ang planong pagpapakilala ng TSMC sa High-NA ang nakatakdang pagsisimula ng produksyon ng A14 sa 2028. Inaasahang magbibigay ang A13, na inilarawan bilang pinahusay na bersiyon ng A14, ng humigit-kumulang 6% na mas mataas na transistor density. Ipinapasok naman ng A12 ang teknolohiyang Super Power Rail backside power ng TSMC sa platform ng A14.

Dinaraanan ng backside power delivery ang kuryente sa likod ng chip, kaya nagiging malaya ang espasyo sa ibang bahagi para sa mga koneksiyon ng signal. Ayon kay Wei, nakadepende ang paggamit nito sa pangangailangan ng bawat produkto: maaaring gamitin ito ng ilang AI accelerator, samantalang maaaring hindi ito gamitin ng mga smartphone product.

Sinabi rin ni Wei na naghahanda ang TSMC na sabay na paramihin ang produksyon ng maliliit na chip para sa smartphone at mas malalaking AI accelerator. Ayon sa kaniya, makatwiran ang learning curve sa pagmamanupaktura at nasisiyahan ang mga customer. Para sa mga customer, ang agarang pagpili ay sa mga prosesong at feature na angkop sa kanilang produkto, at madaragdag na lang sa hanay ng mga kagamitang pangmanupaktura ang High-NA sa hinaharap.

Lumalawak ang packaging kasabay ng mas pinong mga circuit

Nagpapaunlad din ang TSMC ng mas malalaking advanced package na nagdurugtong sa maraming chip at bahagi ng memorya. Sinabi ni Wei na kaya nitong magparami ng produktong limang ulit ng laki ng reticle na may mataas na yield, at nagpapaunlad ito ng mga package na siyam na ulit at kalauna'y 14 na ulit ng laki ng reticle.

Ang reticle ay mask na naglalaman ng pattern ng circuit. Sa mga talakayan tungkol sa packaging, inilalarawan ng mga ulit ng laki ng reticle ang laki ng pinagsama-samang package kumpara sa karaniwang lithography field. Pinagdurugtong ng packaging ang mga bahagi upang makabuo ng gumaganang sistema, samantalang lumilikha naman ang lithography ng mga pattern habang ginagawa ang chip.

Ayon kay Wei, nananatiling pangunahing pinipili ng mga customer ang CoWoS para sa packaging. Nagpapaunlad din ang TSMC ng CoPoS, isang paraang gumagamit ng mga panel sa packaging, upang pababain ang mga gastos sa hinaharap. Mahalaga ang mas malalaking package sa mga AI system dahil nagbibigay-daan ang mga ito na pagdugtungin nang malapit ang mga processing chip at memorya sa iisang assembly.

Iniuugnay ng opisyal na anunsiyo tungkol sa High-NA ang pangangailangan sa hinaharap para sa kagamitang ito sa mas masasalimuot na transistor architecture na ginagamit sa mga AI application. Inaasahan ng TSMC na dadami ang mga layer na mangangailangan ng High-NA EUV habang sumusulong ang mga henerasyon ng proseso nito. Pinagsasama samakatuwid ng plano nito ang mas pinong pagmamanupaktura ng chip at mas malalaki at mas mahusay na packaging.

Iniaayon sa pangangailangan ng customer ang kapasidad at gastos

Kabilang sa pagpaplano ng kapasidad ng TSMC ang mga customer na nagdidisenyo ng chip at mga kumpanyang nagpapatakbo ng sarili nilang pabrika. Ayon kay Wei, pantay ang pagtrato ng kumpanya sa dalawang grupong ito at isinasaalang-alang nito ang kapasidad sa pagmamanupaktura ng customer kapag nagpapasya kung gaano kalaking suporta sa produksyon ang itatayo.

Sinabi rin ni Wei na karaniwang ipinagbabawal ng TSMC sa mga customer ang muling pagbebenta o pagsasubasta ng inilaan sa kanilang kapasidad. Saklaw ng mga bihirang kaayusang may kinalaman sa paglilisensiya ng mask ang napakaliit na dami ng wafer. Dahil sa patakarang ito, mas direktang nakapapasya ang TSMC kung paano gagamitin ang kapasidad ng pagmamanupaktura nito para sa mga produkto ng customer.

Ayon kay chief financial officer Wendell Huang, inaasahang mas malaki nang husto ang paggastos sa kapital mula 2026 hanggang 2028 kaysa sa nagdaang tatlong taon, bagaman masyado pang maaga para magbigay ng detalyadong bilang para sa 2027 at mga susunod na taon. Sinabi niyang tumataas ang gastos sa kagamitan, materyales at paggawa, at nananatiling pangunahing nagtutulak sa pamumuhunan ang pangmatagalang demand ng customer.

Inaasahan din ng TSMC na magbabawas ng 3 hanggang 4 na porsiyentong punto sa gross margin ang pagpapalawak ng mga pabrika nito sa ibang bansa sa huling bahagi ng limang-taong panahon ng pagpaplano. Nakakatulong ipaliwanag ng mga gastusing ito kung bakit malaking salik sa pagpapasya tungkol sa High-NA ang kahusayan sa produksyon. Kailangang maisama sa mas malaking plano sa output ng pabrika, demand ng customer at kakayahang kumita ang isang makinang nagkakahalaga ng humigit-kumulang US$400 milyon.

Inilarawan ni Wei ang layunin ng pakikipagtulungan sa magkasanib na anunsiyo:

Matagal na naming pinaniniwalaan na kapag nagtutulungan ang industriya para lutasin ang masasalimuot na problema, nabubuksan namin ang mga posibilidad na hindi makakamit ng iisang kumpanya lamang,

Itinatakda ng TSMC na simulan ang produksyon gamit ang High-NA sa 2030, at pagkatapos ay higit pang pataasin ang produktibidad gamit ang mas malalaking mask habang kinukumpleto ng industriya ang susunod na yugto ng pagpapaunlad. Makikita ng mga customer ang resulta sa mga proseso ng pagmamanupaktura, magagamit na kapasidad at gastos ng mga chip na gagawin para sa kanila sa hinaharap.

Mahahalagang Punto

• Nilalayon ng TSMC na simulan ang maramihang produksyon gamit ang High-NA EUV para sa mga advanced node sa 2030.
• Ayon kay Wei, gabay sa iskedyul ang kahustuhan ng teknolohiya at makatwirang gastos, at inaasahan niyang hindi magkakaroon ng dehadong kompetitibo sa mas huling paggamit nito.
• Gagamitin sa paunang produksyon ang kasalukuyang 6-pulgadang mask.
• Target ng TSMC at ASML ang pilot line para sa mas malaking mask pagsapit ng 2031 at kahandaan ng sumusuportang production system pagsapit ng 2033.
• Gumamit na ang Intel ng High-NA sa mga piling layer ng produksyon; target naman ng Samsung ang produksyon ng DRAM pagsapit ng 2028.
• Nakatakdang simulan ang maramihang produksyon ng A14 sa 2028, bago ipakilala ng TSMC ang High-NA.
• Hindi pa pinapangalanan ng TSMC ang unang process node na gagamit ng High-NA o ibinubunyag ang bilang ng kagamitan at inaasahang matitipid.